作品名称：数字频率计
制作人：马保聪（机电一体化13A1）
王 甲（电子信息13A1）
冯金博（铁信14D1）
完成时间：2015年8月
作品简介：以FPGA（EP2C8Q208C8N）为主控来实现数字频率计的功能实现，设计采用硬件描述语言Verilog 该作品主要包括FPGA控制、液晶显示模块、信号发生器、直流电源模块、独立按键。采用液晶显示通过信号发生器（闸门时间为1s）发出的波形进行采集，在液晶上显示出当前频率，占空比，周期等参数，通过按键来切换当前的界面，完成数据的显示。经测试，各项功能指标均达到要求，且稳定。
此作品在2015年全国大学生电子设计竞赛中荣获河南省一等奖